Meningkatkan Kendala Sistem dan Hasil Melalui Redundansi

Komputer seluler serta alamat aspek lain dari komputasi yang akan menganggap jauh lebih penting untuk masa depan : perhitungan yang dapat diandalkan. Desainer yang terus-menerus mencoba untuk meningkatkan fungsionalitas dari chip dengan menekan lebih banyak transistor ke dalam area yang sama. Pada tingkat integrasi yang lebih tinggi.  Karena jumlah komponen dalam sistem meningkat, cacat di bidang manufaktur memiliki probabilitas yang lebih tinggi sehingga menyebabkan kegagalan komponen dan seluruh Chip. 

Meningkatkan Chip atau keandalan sistem dengan memanfaatkan redundansi bergantung pada kemampuan untuk menguji chip dan menentukan lokasi dari komponen yang salah. Chueng menguraikan tantangan menguji rangkaian besar dalam teknologi submikron dan menunjukkan kekurangan dari pendekatan ini . Ketergantungan yang lebih besar akan ditempatkan pada penggabungan built -in self-test ( BIST ) struktur, yang menguji komponen chip selama sistem naik atau selama pertengahan waktu antara perhitungan . Hal ini juga kemungkinan bahwa skema baru akan dikembangkan yang memanfaatkan kekuatan komputasi dari satu atau lebih prosesor untuk menguji prosesor lain pada sebuah chip dan untuk mengkonfigurasi ulang sekitar prosesor yang rusak atau bagian dari chip. Pengujian dan konfigurasi ulang skema otonom tersebut konsisten dengan model komputasi seluler yang diuraikan di atas , dan akan menjadi penting dalam pengembangan besar.

 

Konfigurasi ulang sekitar cacat Chip

Redundansi komponen yang dipekerjakan oleh Teramac mungkin berguna untuk perhitungan struktur masa depan seperti komputasi kuantum atau molekul, yang  mungkin mengandung jumlah signifikan lebih tinggi pada komponen yang rusak. Dengan berbasis silikon sistem, selama sistem dan perangkat lunak aplikasi yang ditulis dengan cara mereka , redundansi  granularity lebih tinggi, misalnya di tingkat prosesor , akan lebih mudah untuk di terapkan dan lebih hemat biaya daripada pendekatan Teramac yang memanfaatkan redundansi di tingkat transistor-gate. 

 

System pada Chip

Sebuah SMP pada chip menawarkan salah satu alternatif untuk billion transistor a uniprocessor . Lain digunakan untuk satu miliartransistor pada sebuah chip adalah untuk mengintegrasikan fungsi-fungsi yang saat iniberada di luar chip prosesor , sehingga memastikan pengurangandalam ukuran , biaya, dan konsumsi daya dari sistem sebagaisecara keseluruhan. Selain itu, mengurangi biaya komunikasi antara elemen-elemen yang terintegrasi dapat memberikan yang lebih besar secara keseluruhan kinerja sistem dibandingkan dengan apa yang bisa diperoleh dengan meningkatkan kinerja prosesor saja. Integrasi beragam fungsi pada sebuah chip telah lebih sering terjadi pada perangkat konsumen volume tinggi, di mana konsumsi daya dan biaya kemasan yang penting pertimbangan . 

Hari integrasi tersebut terdiri dari bermacam-macamfungsi, termasuk dukungan untuk grafis, video, audio,fungsi nirkabel, modem, pengendali untuk bus, harddisk, jaringan, dan akselerator untuk paket jaringananalisis. Integrasi beberapa jenis komponentergantung pada kemampuan untuk mencampur beragam teknologipada chip yang sama : logika kinerja tinggi./,k, rendah dayalogika , RAM statis , rf , analog , dan bahkan DRAM . highperformanceprosesor tidak mengikuti rute inikarena kinerja teknologi logika tradisionalterdegradasi ketika komponen teknologi lainterintegrasi pada die yang sama . Setiap teknologi membutuhkanbeberapa pengolahan yang unik , maka, biaya produksi chip ini juga meningkat dengan penggabungansetiap teknologi , sehingga membatasi jumlah teknologijenis pada sebuah chip . Meskipun sulit, SIA roadmap mencatat bahwa jumlah desain menggunakan gaya integrasi ini, yang disebut System on a Chip ( SoC )  akan terus tumbuh. Ini juga akan memungkinkan sebelum akhir dekade untuk mengintegrasikan kenangan flash dan bahkan teknologi lebih canggih seperti micro electro mechanical sistem ( MEMS ), RAM fero elektrik ( FRAM ) , dan berbagai sensor kimia dan optik pada die yang sama.

Fleksibilitas dari integrasi SoC datang dengan biaya dalam merancang , memverifikasi, pemrograman, dan pengujian chip ini .Dalam rangka untuk membuat SoC lebih hemat biaya , pentinguntuk memungkinkan desainer untuk snap bersama item dari perpustakaanhati-hati dirancang dan diuji komponen . dengan merancangkomponen ini dalam cara yang konsisten , menjadi mungkintidak hanya untuk meningkatkan berbagai sirkuit yang dapatdibangun , tetapi juga untuk membuat perangkat lunak mudah dikonfigurasialat pengembangan seperti compiler , debugger , dansistem operasi . Gambar 8 menunjukkan controller tertanam[ 21 ] dirancang di sekitar arsitektur IBM CoreConnectmenggunakan Blue Logic * teknologi inti [ 22 ] . prosesoradalah PowerPC 405 berjalan pada 266 MHz . prosesorinti mengandung sekitar empat juta transistor mendudukisekitar 2 mm2 di 250 nm technology6 dan menghilang sekitar 0,5 W. Seluruh sistem duduk di mati sekitar 50 mm2 di daerah dan menghilang 1,1 W. Sistem ini menggambarkan fleksibilitas dari pendekatan bangunan - blok modular . Sementara kinerja prosesor ini lebih rendah dari yang dari high-end prosesor tujuan umum dalam konteks yang sama teknologi , ia menawarkan kinerja yang lebih baik per satuan luas dan per watt hilang , dan biaya desain jauh lebih rendah . inikeuntungan hanya akan ditekankan dengan kemajuan - litografi seperti desain akan menempati kurang dari 1 mm2 oleh 2011, meninggalkan banyak ruang pada chip yang sangat kecil untuk lainnya bagian dari sistem dan untuk berbagai jenis transduser .

Kemampuan untuk dengan cepat mengintegrasikan disesuaikan , diverifikasi , dan sistem diprogram pada sebuah chip bisa membuat SoC yang gaya desain yang menarik untuk berbagai macam aplikasi.

Keberhasilan pendekatan ini , bagaimanapun, akan bergantung pada ketersediaan perpustakaan yang dirancang dengan baik core prosesor dan macro fungsi unit lain, dan alat-alat untuk merancang , memverifikasi , dan program sistem yang terintegrasi. Agar membuat lingkungan pemrograman akrab bagi programmer, prosesor dalam sistem ini cenderung menggunakan arsitektur instruksi - set yang sama ( ISA ) yang akan lazim pada prosesor untuk tujuan umum . akhirnya , meskipun keunggulan yang ditawarkan oleh SoC dalam hal biaya, daerah , tenaga, kehandalan , dan modularitas kemungkinan akan mendorong reuse yang lebih besar dari banyak komponen dari SoC yang berlaku perpustakaan bahkan dalam prosesor tujuan umum .

Meskipun tampaknya menarik untuk menempatkan besar canggih fungsi sistem semua pada die yang sama , sebagian besar SoC aplikasi akan mengambil keuntungan dari teknologi yang tersedia untuk mengurangi ukuran dan konsumsi daya . Dengan asumsi terus kemajuan dalam teknologi baterai , menit tetapi komputasi SOCS kuat akan menemukan menggunakan penting dalam banyak bidang , terutama dalam aplikasi industri dan medis .

Wire length and clock skew considerations

Pelaporan eksperimen mereka dengan mikroarsitektur skala untuk teknologi hingga 35 nm, Ho et al . [ 23 ] menunjukkan bahwa bahkan di bawah asumsi optimis , penundaan dari kawat tetap-panjang pada sebuah chip akan meningkat sebagai ukuran fitur menjadi lebih kecil . Jika , di sisi lain , panjang kawat sendiri adalah skala dengan teknologi , delay yang tampaknya menjadi lebih kecil , dan sekitar melacak penurunan keterlambatan transistor gerbang sendiri . Ho et al . menunjukkan bahwa kompleksitas merancang chip masa depan dapat dikurangi dengan partisi chip ke dalam domain kecil , yang masing-masing memiliki interkoneksi menggunakan kabel lokal pendek internal ke domain , dengan multi- siklus kabel global yang lama digunakan secara eksklusif untuk komunikasi antara domain .

Sebuah kesimpulan serupa tentang perlunya untuk partisi logika pada sebuah chip tercapai ketika seseorang mempertimbangkan jam condong masalah dalam sirkuit . Kebanyakan prosesor saat ini mempekerjakan pendekatan desain sinkron atau clock dengan pusatJam dihasilkan menyediakan sinkronisasi dalam sinyaldiperlukan untuk memastikan fungsi yang benar dari logika .

kabel dalam distribusi jaringan jam menyebabkan jam condong -keunggulan dari jam tidak muncul di persis samawaktu di semua titik pada chip . Seperti disebutkan sebelumnya , bahkanpada panjang tetap , penundaan , dan karenanya jam condong ,menjadi lebih buruk dengan ukuran fitur yang lebih kecil . Dengan demikian , lebih kecilsebagian kecil dari setiap siklus clock tetap tersedia untuk bergunaperhitungan . Sebuah solusi potensial untuk masalah ini adalah untukmemiliki beberapa jam domain pada sebuah chip , masing-masing dengan jamjaringan distribusi yang independen dari orang-orang darilain . Komunikasi antara domain baik mungkindisinkronkan pada tingkat clock yang lebih rendah , atau mungkin self- timedmelalui beberapa bentuk handshaking . handshaking sepertiprotokol tidak banyak digunakan pada chip saat initapi yang umum di tingkat berikutnya integrasi , yaituantara chip pada paket atau modul . penyusutanlitografi , yang awalnya menjanjikan ketersediaansejumlah besar transistor pada sebuah chip untuk chip yang lebih besar
fungsionalitas , akhirnya membawa serta masalah yang sama( dan solusi mirip dengan masalah ) komunikasiyang ada antara chip pada modul di beberapa sebelumnyagenerasi .

Kedua arsitektur disarankan dalam makalah ini mewujudkankonsep desain modular yang diperlukan untuk mengatasi kabel inidan keterbatasan distribusi jam . Sebuah SMP -on- a-chipinheren partisi chip ke daerah-daerah yang mengandungbeberapa prosesor dan beberapa bank memori . masing-masingprosesor dan masing-masing bank dapat membentuk domain alamibaik dari kabel lokal dan dari jam titik distribusipandang . Partisi melekat juga dalam konsep SoC .

Sebagai SoC desain menjadi lebih besar dan lebih cepat, namun akan diperlukan untuk merancang interface yang elastismengakomodasi kebutuhan jam mungkin beragam dari berbagai komponen yang menyertainya .

Konvergensi prosesor

Di masa lalu, hal itu biasa untuk merancang prosesor baruatau bahkan arsitektur instruksi - set baru untuk tertentuwilayah aplikasi . Prosesor vektor , prosesor RISC ,prosesor mainframe, prosesor komputasi personal ,sinyal prosesor , dan grafis prosesor masing-masing kategorihidup berdampingan dengan orang lain , dan masing-masing memiliki pasar yang didefinisikan danimplementasi bersaing . Batas-batas antaradaerah ini telah menjadi kurang didefinisikan ; prosesor hari inimenemukan digunakan di daerah lain selain yang yang merekaawalnya dirancang . Seperti ditunjukkan dalam Gambar 9 , prosesor untuk
besar volume rumah atau kantor pasar desktopidentik dengan yang digunakan di workstation rekayasa .Server multiprocessing komersial sering hanya sistemmempekerjakan sejumlah besar prosesor komoditas tersebut .Kelompok besar menggunakan jaringan saklar untuk interkoneksiratusan kartu - biaya lebih rendah menggabungkan ini murahprosesor , kelompok seperti ini menggantikan specialpurposesistem ilmiah masa lalu . Rack- mount " Padat " server menggunakan filosofi yang sama , kecuali bahwamereka mengurangi biaya lebih jauh dengan hanya menggunakan LANtypeinterkoneksi bukannya switch mahal .

Dengan SMP chip tunggal dari tipe yang diuraikan dalamkertas, industri bisa melihat konsolidasi lebih lanjut , sepertidisarankan dalam Gambar 10 . Sebuah SMP -on- a-chip bisa menjadibarang komoditi murah , misalnya dengan menjadipekerja keras industri game. Biaya rendahsistem desktop / workstation dapat dibangun menggunakan satu ataulebih chip tersebut . Kotak tersebut akan memiliki kekuatan yang cukupuntuk banyak aplikasi server terutama yang dibutuhkan dalamlingkungan usaha kecil . Pada tingkat berikutnyahirarki sistem , teknologi interkoneksi murahbisa muncul sebagai kain untuk organisasi seluler
menggunakan chip SMP komoditas tersebut . Sistem selular sepertibisa berfungsi sebagai platform umum untuk kedua highend yangpasar komersial dan ilmiah , menggantikan hari iniberbeda rak dan sistem klaster dengan mereka yang unikdesain interkoneksi . Skenario ini akan mengkonsolidasikanpasar untuk semua prosesor kecuali tertanampasar mikrokontroler, yang sudah pindah kemengadopsi paradigma SoC .